NAND Flash 基本操作:读

原创内容,转载请注明:  [http://www.ssdfans.com]  谢谢!

本次先以NAND Flash的三个基本功能之一: 读(Read)做简单描述和讨论,后续将继续对写(Program),擦(Erase)做描述,若有不对之处,请加以批评和纠正。文中存在多处对英语专业名词直译,因直译有所偏差,会直接使用英语进行描述,请谅解。

NAND Flash有三个基本操作:读(Read),写(Program),擦(Erase)。本次就read operation做简要说明。

读(Read)

以SLC(Single-Level Cell)为列,当我们读一个cell时(即Addressed cell如图Fig.1),它的gate施加电压Vread(0V),其他cells的gate端加Vpass,R电压(通常4-7V)以便无论cells的Vth值大小都可以保证其他cells完全导通开启。实际上erased cell的Vth小于0V,written cell的Vth大于0但一般小于4V。所以如果addressed cell 为擦除态(erased status),当它gate加0V电压(0V>Vth)时会有导通电流流过整个string。

Fig. 1 NAND string biasing during read and SLC Vth distribution

String current通常在100-200 nA,采用基于电荷积分(charge integration)的bitline 寄生电容(parasitic capacitor)读取方法。Capacitor会precharged到某一固定值(1-1.2V):当cell 处于 erased 态且 sinks current时,capacitor会放电,在通过电路检测出bitline parasitic capacitor 所处的状态(inset of Fig.1, capacitor:CBL,NAND string:电流产生器(current generator))。

Biline 充电期间,PMOS(MP) 的gate端接地,NMOS(MN)的gate保持在V1(~2V)

充电结束时bitline电压VBL为:

VBL = V1 -VTHN                                                   (1.1)

VTHN 表示NMOS(MN)的Vth。

此时,晶体管MN和MP处于关闭状态,CBL不放电。经过时间TVAL 后,MN gate从V1切换到V2(V2 < V1),V2通常为1.6-1.4V。

TVAL 足够长,bitline将放电到:

VBL  < V1 -VTHN                                                  (1.2)

此时晶体管MN打开,VOUT等于bitline电压。最终,VOUT将被simple (门栓线路)latches转化成数字信号。

分类目录 SSD.
扫一扫二维码或者微信搜索公众号ssdfans关注(添加朋友->点最下面的公众号->搜索ssdfans),可以经常看到SSD技术和产业的文章(SSD Fans只推送干货)。
ssdfans微信群介绍
技术讨论群 覆盖2000多位中国和世界华人圈SSD以及存储技术精英
固件、软件、测试群 固件、软件和测试技术讨论
异构计算群 讨论人工智能和GPU、FPGA、CPU异构计算
ASIC-FPGA群 芯片和FPGA硬件技术讨论群
闪存器件群 NAND、3D XPoint等固态存储介质技术讨论
企业级 企业级SSD、企业级存储
销售群 全国SSD供应商都在这里,砍砍价,会比某东便宜20%
工作求职群 存储行业换工作,发招聘,要关注各大公司招聘信息,赶快来
高管群 各大SSD相关存储公司高管和创始人、投资人

想加入这些群,请微信扫描下面二维码,或搜索nanoarchplus,加阿呆为微信好友,介绍你的昵称-单位-职务,注明群名,拉你进群。SSD业界需要什么帮助,也可以找阿呆聊。