6月12日，据台湾当地媒体报道，台积电位于新竹的3nm研发厂房环评已经顺利通过初审。台积电从去年就开始启动3nm晶圆厂的建设工作，由于晶圆厂对水力、电力资源要求很高，所以初期的环评工作也很严格，环评通过初审，也就意味着台积电3nm晶圆厂最终落地在新竹园区。
同时，台积电还透露，将把五年后的2nm制程研发及量产中心都设在新竹。表明了台积电继续深耕半导体市场的决心。在6月5日举办的股东常会上，台积电再次介绍了其工艺制程的最新进展。
台积电表示，去年台积电利用在28纳米制程技术上的领先地位来开发22纳米制程技术，以进一步强化效能与密度。台积电的22纳米超低功耗（22ULP）及22纳米超低漏电（22ULL）技术可以广泛应用于物联网、射频与穿戴式装置等应用。
此外，台积电也将16纳米制程技术拓展到12纳米精简型（12FFC）制程，进一步改善功耗、效能与密度。2018年，以鳍式场效晶体管（FinFET）为基础的16纳米精简型射频（16FFC RF）制程，证明了台积电有能力提供业界第一个量产的5G移动网络芯片。
2018年，台积电7纳米制程技术成功量产，并在快速量产上缔造了新的业界纪录，目前已完成超过40件客户产品设计定案。
2018年8月，第二代7纳米（N7+）技术进入试产，预计2019年进入量产阶段。台积电表示，N7+将成为业界第一个商用极紫外光（ExtremeUltraviolet, EUV）微影制程技术。
2019年第二季度，台积电5纳米制程技术进入试产，客户产品设计定案计划于2019年上半年开始进行，并于2020年开始量产。此外，台积电3纳米技术也已经进入全面开发的阶段。
由于摩尔定律逐渐达到物理极限，3nm被认为是最后的一代硅基半导体工艺，因为1nm节点会遭遇严重的干扰。为了解决这个问题，三星宣布使用GAA环绕栅极晶体管工艺来完成3nm节点研发，通过使用纳米片设备制造出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），这一技术可以显著增强晶体管性能，主要是为了取代FinFET晶体管技术。
台积电厂务处资深处长庄子寿表示，如果要进一步研发2纳米制程，必须将研发人才留在新竹，避免人才外流。未来如何吧RD工程师转换到先进2nm厂才是重点。因此从整体产业、人才布局角度，仍希望将研发厂房设于新竹。
台积电创始人张忠谋曾表示，3nm制程将在两年内研发成功，即使业界都宣称摩尔定律即将失效，2nm制程仍可能在 2025 年前问世。
