今年9月英特尔在韩国举行的新闻发布会上发布了下一代的存储产品计划，包括第二代Optane企业级SSD和Optane DC持久存储模组。他们还宣布，下一代3D NAND闪存将使用144层，首先推出基于QLC的SSD，然后推出基于TLC的SSD。
虽然没有官方确认，目前看来新一代Optane产品将仍然使用第一代3D XPoint内存。先前Micron与英特尔达成合作，为其生产3D XPoint内存和NAND闪存，目前合作已结束，但英特尔尚未宣布在犹他州IMFT工厂外大规模生产3D XPoint的计划。英特尔在位于美国北卡罗来纳州兰乔市的一家工厂为3D XPoint建设一条“技术开发线”，但只是作为一个研发地点，而不是一个大规模的制造中心。有消息称，英特尔长期计划是将3D XPoint制造转移到中国。
英特尔的Optane DC持久型内存使用DIMM形式直接连接到服务器CPU的内存控制器上，这种内存上市时间稍微晚一点，使用的是Cascade Lake-SP一代，而不是原先计划的Skylake-SP。第一代Optane DCPM模组仍然以Apache Pass命名，第二代将以Barlow Pass命名，计划在2020年与Cooper Lake (14nm)和Ice Lake (10nm)服务器处理器同时推出。此外，英特尔的规划路线图还扩展了至少两代未命名的DCPM模块，它们将分别与Sapphire Rapids处理器及其升级处理器配对。基于之前的英特尔声明，Sapphire Rapids和第三代Optane DCPM模组应该使用DDR5接口。在不久的将来，第一代Apache Pass Optane DCPM模组将和Cascade Lake一起进入高端工作站市场。从长远来看，英特尔正在与微软合作，为Windows消费级版本的持久内存支持打下基础，但英特尔还没有具体承诺为其消费硬件平台带来持久内存支持。
在NVMe SSD方面，英特尔将于2020年推出第二代企业级Optane SSD。原有的Optane SSD DC P4800X(代号为Coldstream)将在明年被Alder Stream取代。英特尔承诺将在性能方面做出重大改进，但对于我们预期的飞跃幅度却含糊其辞。他们提供了一个图表，切断了Alder Stream的曲线末端，但表明它至少应该接近加倍随机IO性能(英特尔的图表是70/30混合4kB随机IO读写)。考虑到英特尔新Optane SSD控制器的预期寿命，PCIe 4.0支持并不令人意外，但是英特尔目前共享的性能数据只需要当前一代的PCIe 3.0×4接口。在Alder Stream之后，我们有理由期待发烧级的衍生产品能够取代Optane的SSD 900P和905P，并最终取代双端口Optane的SSD DC D4800X。
值得注意的是，英特尔的演示中没有任何基于Optane的新东西。他们仍然在兜售Optane Memory H10二合一SSD，但是第二代消费级Optane M.2驱动器(Optane Memory M15和Optane SSD 815P)已经被官方取消了。815P被取消是因为118GB的内存对于一个独立的SSD来说太小了，没有竞争性；而M15是因为还没有足够的系统来支持另一代高速缓存SSD。目前的Optane内存M10和Optane SSD 800P还没有停产。
关于基于闪存的SSD，英特尔的演示主要集中在QLC NAND。英特尔的SSD 660p是迄今为止最成功的消费级QLC SSD，它将很快被665p所取代，从目前的64层QLC NAND切换到96层QLC。这不是一个完整的产品发布，也没有确切的发布日期，预计不会带来重大的性能变化，将在年底前发布。
英特尔的下一代3D NAND在96层之后将是144层。这将是第一代QLC，保持与96层和64层QLC相同的1Tb die容量。英特尔仍致力于其3D浮栅存储单元设计，他们声称，与大多数竞争对手使用的电荷陷阱闪存设计相比，这种设计提供了更好的数据保存性（data retention）。英特尔还没有说明他们的字符串堆叠结构是否超过两层，但似乎他们最有可能通过类似72+72层的设计实现144层，而不是48+48+48。
英特尔也跟随一些竞争对手的脚步，提出了5位/单元NAND闪存，以推动密度超过QLC(4位/单元)NAND闪存。他们的报告与东芝在闪存峰会上的说法类似：他们已经让其在实验室工作，但还没有确定是否适用于真正的产品。
英特尔下一轮基于企业/数据中心的闪存SSD将于2020年推出，包括144L QLC固态硬盘。我们还没有任何型号，只有代号。Arbordale+很难推测，因为最初的Arbordale代码名只在内部使用，没有任何发货产品，所以我们只知道它将是一个144L QLC产品。Cliffdale- r将是当前Cliffdale SSD DC P46xx/45xx系列的96L TLC更新。这可能意味着144L TLC企业级SSD将不会在2020年到来，而他们的144L节点将会是QLC（这将会持续相当长的一段时间）。Cliffdale-R应该是英特尔新命名方案下第一个占据SSD D7层的SSD。
https://www.anandtech.com/show/14903/intel-shares-new-optane-and-3d-nand-roadmap
三星PCIe 4.0企业级SSD获得可靠性和性能提升
从三星第一次发布PCIe 4.0 SSD近一年后，三星的两款产品开始大规模生产：PM1733和PM1735高端数据中心SSD。关于这些新机型的细节迟迟没有公布，但三星现在宣称，除了PCIe 4.0带来的原始性能提升外，它们相对早期SSD还有三大改进：包括提高SSD可靠性的就地故障(FIP)技术、确保VDI和类似用例性能一致的SSD虚拟化技术，以及预测和验证NAND单元特性的V-NAND机器学习技术。
就地故障
三星的“就地故障”(FIP)技术有望使SSD能够稳定处理硬件故障，否则这些故障将对SSD造成致命影响，直至整个NAND芯片出现故障。对于最高容量30.72TB PM1733，其512个NAND闪存中的任何一个失效，SSD仍可以或多或少地正常运行。SSD将扫描损坏或丢失的数据，重建数据并将其重新定位到正常工作的闪存芯片上，并继续以高吞吐量和QoS运行。本质上，这就像一个RAID-5/6阵列以降级模式运行，而不是整个阵列离线。当然在SSD出现如此严重的故障后，最终更换它仍然是明智之举，但三星的FIP技术可以保证更换可以在运营商方便的时候进行，而不是故障导致立即停机的时候。
添加就地故障并不会改变PM1733和PM1735的写耐力等级分别为每天1和3个全盘写。总体寿命仍可与上一代SSD相媲美，但由于正常NAND磨损以外的原因导致过早报废的几率将大大降低。
虚拟化
接下来，三星将虚拟化技术添加到PM1733和PM1735 SSD中。三星已经实现了基于单根I/O虚拟化(SR-IOV)的可选NVMe虚拟化特性，允许一个NVMe SSD控制器提供多个虚拟控制器(三星驱动器最多可以提供64个)。每个虚拟控制器都可以分配给主机系统上运行的不同VM，并为该VM提供无需CPU开销的存储，就好比将整个SSD分配给具有PCIe透传的单个VM一样。每个SSD上的存储容量可以灵活地分配给不同的名称空间，这些名称空间又可以附加到相关的虚拟控制器上。
机器学习
三星推出的第三项技术是V-NAND机器学习。他们没有透露利用机器学习的具体细节，只表示它被用来预测和分析闪存单元的特性，包括检测电路模式之间的变化。对于3D NAND，越来越难使用一种模式适配所有单元编程、读取和错误纠正策略。即使追踪每一个区块的P/E Cycle（写入/擦除次数）也很难，在靠近3D堆栈顶部和底部的层之间，以及从一个die到另一个die之间，可能存在显著的差异。三星并不是唯一一家采用机器学习策略来解决这些复杂问题的公司。新功能将确保TLC V-NAND驱动的SSD具有一致的性能和更高的可靠性，但在基于QLC V-NAND驱动下，其重要性将显著增加。
第一批可以利用新特性的已经交付给相关方。PM1733和PM1735基于一个公共硬件平台，PM1733的额定功率为1 DWPD(每日全盘写入次数)，并提供高达30.72 TB的容量；而PM1735具有更多的预留空间和较低的可用容量，可达到3 DWPD。这两种型号都支持U.2或PCIe板卡。U.2接口提供了更多的容量选项，而外接板卡具有PCIe 4.0 x8接口，使顺序读取性能提高25%(对于其他工作负载，PCIe 4.0 x4已足够快，不会成为瓶颈)。
Chiplet还是SoC？ARM和台积电给出了选择
ARM和TSMC上周公布了他们联合开发的概念验证芯片，该芯片使用台积电的CoWoS（Chip-on-Wafer-on-Substrate）封装技术，集成了两个基于Cortex-72的7纳米小芯片（chiplet），两个芯片通过低电压封装互连(LIPINCON)接口连接。该验证芯片旨在展示ARM和台积电在高性能计算应用技术方面的潜力。
使用最先进的工艺生产大型SOC，制造难度大，成本高，产量高。事实上，SOC上很多模块根本不需要用最新的节点来生产制造。因此，许多芯片制造商转而采用所谓的芯片设计方法，这种方法依赖于为特定功能优化的多个较小的die，并使用适当的工艺技术进行生产。更小的die提供更好的良率和封装，允许更快的投资回报。这些较小的die需要使用高带宽、低延迟和低功耗的芯片间互连进行通信，而芯片间互连是芯片设计的基石。
该概念验证系统包含两个芯片，使用TSMC公司的N7工艺技术制成，并采用CoWoS内插板型封装。每个芯片都有4个Arm Cortex-A72内核，运行频率高达4GHz(该内核在移动SOC中运行频率低于2GHz)，通过一个运行频率为4GHz的on-die 片上网络 (NoC) mesh总线进行互连。内核配备一个2 MB的L2高速缓存(每个内核512 KB)和一个6 MB的统一L3高速缓存。
这两个芯片通过LIPINCON互连技术实现芯片间的连接，该连接在0.3V下数据传输速率达到8 GT/s，提供320 GB/s带宽。当谈到LIPINCON在CoWoS上的整体效率时，台积电表示，它的特性是0.56 pJ/bit(微微焦耳每比特)的功耗效率，以及1.6 Tb/s/mm2(兆比特每秒每平方毫米)的带宽密度。
该概念验证芯片系统于2018年12月流片完成，并于2019年4月制作完成，因此ARM和TSMC都有足够的时间来好好把玩。这种芯片永远不会大量出售，但它证明了两家公司的技术可以让设计师们设计出具有独特性能的基于芯片的复杂产品。他们希望这项技术可以有客户加以利用。
https://www.anandtech.com/show/14914/arm-tsmc-demo-7nm-chiplet-system-w-8-cortexa724ghz-on-cowos-interposer
